Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/004854

International filing date: 11 March 2005 (11.03.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-069120

Filing date: 11 March 2004 (11.03.2004)

Date of receipt at the International Bureau: 31 March 2005 (31.03.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2004年 3月11日

出 願 番 号 Application Number:

特願2004-069120

Application Numbe [ST. 10/C]:

[JP2004-069120]

出 願 人
Applicant(s):

日本電気株式会社 株式会社 K R I

特許庁長官 Commissioner, Japan Patent Office 2004年12月 7日





特許願 【書類名】 34601898 【整理番号】 平成16年 3月11日 【提出日】 【あて先】 特許庁長官殿 H01P 3/08 【国際特許分類】 【発明者】 東京都港区芝五丁目7番1号 日本電気株式会社内 【住所又は居所】 若林 良昌 【氏名】 【発明者】 東京都港区芝五丁目7番1号 日本電気株式会社内 【住所又は居所】 读矢 弘和 【氏名】 【発明者】 京都府京都市下京区中堂寺南町134番地 株式会社KRI内 【住所又は居所】 山口 浩一 【氏名】 【発明者】 京都府京都市下京区中堂寺南町134番地 株式会社KRI内 【住所又は居所】 【氏名】 桶口 章二 【発明者】 京都府京都市下京区中堂寺南町134番地 株式会社KRI内 【住所又は居所】 山田 憲司 【氏名】 【特許出願人】 000004237 【識別番号】 【氏名又は名称】 日本電気株式会社 【特許出願人】 591167430 【識別番号】 【氏名又は名称】 株式会社KRI 【代理人】 100071272 【識別番号】 【弁理士】 後藤 洋介 【氏名又は名称】 【選任した代理人】 100077838 【識別番号】 【弁理士】 【氏名又は名称】 池田 憲保 【手数料の表示】 【予納台帳番号】 012416 【納付金額】 21,000円 【提出物件の目録】 特許請求の範囲 1 【物件名】 【物件名】 明細書 1 図面 1 【物件名】 【物件名】 要約書 1

【包括委任状番号】

0018587



【請求項1】

第1の電極層上に、少なくとも誘電体層、導電体層が順に配置されて成るマイクロストリップ線路において、前記導電体層が、少なくとも導体ナノ粒子とバインダ樹脂とから成ることを特徴とするマイクロストリップ線路。

【請求項2】

前記導体ナノ粒子が、金、銀、銅、酸化銀、酸化銅、酸化スズ、酸化亜鉛、酸化インジウムのうち少なくとも1つを含み、かつ該導体ナノ粒子の平均粒子径が1nm以上500nm以下であって、かつ導電体層中の該導体ナノ粒子の含有量が10重量%以上100重量%未満であることを特徴とする請求項1に記載のマイクロストリップ線路。

【請求項3】

特性インピーダンスが 1Ω 以下であることを特徴とする請求項1または2に記載のマイクロストリップ線路。

【請求項4】

前記導電体層の上に第2の電極層が配置されていることを特徴とする請求項1から3の いずれかに記載のマイクロストリップ線路。

【請求項5】

前記第1の電極層上に前記導電体層を製膜し、250℃以上600℃以下の温度で熱処理することで前記第1の電極層と前記導電体層との間に前記誘電体層を作製することを特徴とする請求項1から請求項4のいずれかに記載のマイクロストリップ線路の作製方法。

【請求項6】

前記誘電体層は、前記第1の電極層を酸化または窒化あるいは酸窒化して形成されることを特徴とする請求項5に記載のマイクロストリップ線路の作製方法。

【書類名】明細書

【発明の名称】伝送線路型素子及びその作製方法

【技術分野】

$[0\ 0\ 0\ 1]$

本発明は、伝送線路型素子の構造及びその作製方法に関し、特にマイクロストリップ線路の構造及びその作製方法に関する。

【背景技術】

[0002]

近年、パーソナルコンピュータなどの電子システムに搭載されるLSIの数は増加する傾向にある。その結果、電子システムを安定に動作させるためにはLSI同士の相互干渉を防ぐためのデカップリングコンデンサをボード上に多数実装することが必要となっている。また、LSIは高速化の一途をたどっており、その動作周波数は1GHzを越えるものがある。一方、低速で動作するLSIも同じボード上で依然使用される事が多い。この場合、数十kHzの低周波数から数GHz程度の高周波域までをデカップリングするために、容量の異なるコンデンサを複数組み合わせてボードに実装する必要がある。

[0003]

これらの要求を満たすために、例えばサーバボードなどでは1000個を越えるコンデンサを使用する場合もある。これは、プリント基板上の部品レイアウトを非常に難しいものにしている。

[0004]

このような問題を解決するために、コンデンサに代わる優れたデカップリング特性を持つ、シールドストリップ線路型素子と呼ばれる素子が提案されている(例えば、特許文献1、2)。

[0005]

【特許文献1】特開2003-101311号公報

【特許文献2】特開2003-124066号公報

【非特許文献 1】 E. Hammerstad and O. Jensen:「Accurate Models for Microstrip Computer Aided Design」, 1980 IEEE MTT-S Digest, pp 407-709

【発明の開示】

【発明が解決しようとする課題】

[0006]

しかしながら、特許文献1、2に開示されているシールドストリップ線路型素子にはいくつかの問題点がある。

[0007]

第1の問題点は従来のチップコンデンサなどと比べるとその外形が大きいということである。このため、プリント基板上でデカップリング素子が占める面積を大幅に低減することが出来ないだけでなく、レイアウトの困難さを根本から解消することも期待できない。

[0008]

第2の問題点は周波数が100MHz以上になるとデカップリング特性が劣化するということである。この原因は主にプリント基板などに実装するために必要である引き出し電極と、材料として使用している導電性高分子のそれぞれが、100MHz程度以上の高周波領域では高インピーダンスを持つこととなるからである。つまり、引き出し電極はそれ自体がインダクタンスを持っている。インダクタンスをL、周波数をfとすると、そのインピーダンス Z は、 $Z=j2\pi f$ L で表される。従って、周波数が高くなるほど、引き出し電極のインピーダンスは高くなる。また、誘電体層と電極の間にある導電性高分子も高周波領域ではその導電性が低くなり、高インピーダンスを持つ寄生インダクタンスとなる。その結果、デカップリング特性が劣化する。

[0009]

本発明の目的は、プリント基板上での実装面積を占有すること無く、数十kHz程度の低周波数から数GHz程度の高周波域までの広帯域にわたって優れたデカップリング特性を持つ伝送線路型素子及びその作製方法を提供することにある。

[0010]

本発明の他の目的は、プリント基板に内蔵することができる伝送線路型素子及びその作製方法を提供することにある。

【課題を解決するための手段】

[0011]

本発明の好ましい態様による伝送線路型素子は、基板となる金属で構成される第1の電極層と、この第1の電極層を酸化または窒化もしくは酸窒化して形成される誘電体層と、この誘電体層上に形成される導電体層と、この導電体層の上に形成される第2の電極層とを含む。導電体層は、少なくとも導体ナノ粒子とバインダ樹脂とから成る。なお、第2の電極層は無くても良く、この場合、伝送線路型素子は、第1の電極層と、誘電体層と導電体層とを含み、導電体層が第2の電極層として使用される。

$[0\ 0\ 1\ 2\]$

導電体層は、アクリル樹脂、エポキシ樹脂などの有機樹脂、またはポリチオフェン、ポリピロールなどの導電性高分子、あるいはポリシランなどの有機無機ハイブリッド樹脂からなるバインダ層と、このバインダ層と相互に均一に分散させた導体ナノ粒子とから成る。導電体層を以上の構成とすることで、広い周波数帯においてほぼ一定の導電性を示すことができ、伝送線路型素子のデカップリング特性の周波数依存性を小さくすることができる。

[0013]

一方、本発明の好ましい態様による伝送線路型素子の作成方法は、第1の電極層上に導電体層を製膜し、所定の温度で熱処理することで第1の電極層と導電体層との間に誘電体層を作製する。つまり、第1の電極層を酸化または窒化あるいは酸窒化することで前記誘電体層を前記導電体層と同時に形成することができ、素子作製の工程簡素化、素子作製の低コスト化が可能となる。熱処理温度は、250℃以上600℃以下が好ましい。

【発明の効果】

[0014]

本発明によれば、数十kHzから数GHz程度までの広帯域にわたって優れたデカップリング特性を示す伝送線路型素子を低コストで作製し、得ることができる。

[0015]

加えて、本発明による伝送線路型素子はプリント基板に内蔵することができ、プリント 基板実装において部品数の低減、実装レイアウトの簡素化ひいては電子機器、電気機器の 低コスト化という観点において産業上もたらす効果は甚大である。

【発明を実施するための最良の形態】

[0016]

「原理」

本発明の実施の形態について説明する前に、原理について説明する。

[0017]

伝送線路型素子において低周波から高周波までの広帯域で優れたデカップリング特性を実現する為には、伝送線路に付随する寄生インダクタンスならびに寄生抵抗を小さくし、かつ伝送線路の特性インピーダンスを小さくする必要がある。寄生インダクタンスを小さくしなければならない理由は前述した通りである。また、抵抗成分はそのままインピーダンス成分となるので、寄生抵抗が大きくなると、インピーダンスも増加する。インピーダンスの増加はデカップリング特性の低下に繋がるので、寄生インダクタンスと同様に寄生抵抗も小さくする必要がある。同様に、伝送線路の特性インピーダンスも低い方が優れたデカップリング特性を示す。

[0018]

通常、マイクロストリップ線路のような伝送線路型素子は、第1の電極層の上に、誘電 出証特2004-3111856 体層、導電体層、第2の電極層が順に形成されて成る。このようなマイクロストリップ線 路において、例えば、非特許文献1に開示された技術によると、導電体層及び第2の電極 層の幅をW、誘電体層の厚さをh、誘電体層の比誘電率を ϵ_r とすると、W/h>1の時 のマイクロストリップ線路の特性インピーダンスZは次の式にて表される。

[0019]

 $Z = (120\pi/\epsilon_{eff}^{1/2}) / \{W/h+1.393+0.6671n (W/m)\}$ h+1.444)

 ε e f f = (ε r + 1) / 2 + (ε r - 1) / 2 (1 + 1 2 h/W) 1 / 2

上記式から誘電体層の比誘電率が一定の場合、W/hが大きいほど、つまり導電体層及 び第2の電極層の幅に対して誘電体層の厚さが薄いほどマイクロストリップ線路の特性イ ンピーダンスが小さくなる。

[0020]

特性インピーダンスが小さくなると、伝送線路に接続される電源ラインとのインピーダ ンスミスマッチが大きくなる。その結果、伝送線路の端面で高周波電力が反射され、伝送 線路を通り抜けることが出来なくなる。これはまさにデカップリング効果であり、よって 伝送線路の特性インピーダンスを小さくする必要がある。また、マイクロストリップ線路 の特性インピーダンスの式から、特性インピーダンスは周波数に依存せず一定であること がわかる。よって、このミスマッチを利用したデカップリング効果は高い周波数領域まで 有効である。

[0021]

一方、マイクロストリップ線路を第1の電極層と誘電体層と導電体層及び第2の電極層 とで成るコンデンサとみなした時、W/hが大きいという事はそのコンデンサの静電容量 が大きいという事に他ならない。コンデンサの容量が増加すると、マイクロストリップ線 路が伝送線路と見なせないような低周波領域でのデカップリング特性が向上する。よって 、特性インピーダンスが小さいほどマイクロストリップ線路のデカップリング特性は向上 するということができる。具体的には、特性インピーダンスを 1Ω 以下程度まで下げるこ とで、十分なデカップリング効果を得ることが出来る。

[0022]

以上のような観点から、本発明では、誘電体層の厚みを薄くし、また導電体層の導電率 を高い周波数まで高い導電率のまま維持する事で広帯域なデカップリング素子を実現する

[0023]

図1を参照して、本発明を伝送線路型素子、特にマイクロストリップ線路を適用した第 1の実施の形態について説明する。


[0024]

第1の電極層10上に誘電体層20を介して導電体層30と第2の電極層40が配置さ れて、マイクロストリップ線路構造を形成している。後述するように、第1の電極層10 の表面に導電体層30を形成することで、第1の電極層10の表面近傍には導電体層の構 成物質のみが存在することとなり、第1の電極層10の表面近傍から酸素分子や窒素分子 を排除することが出来る。このため導電体層30を介して微量に供給される酸素あるいは 窒素により、第1の電極層10の酸化または窒化あるいは酸窒化はゆっくりと進み、その 結果、誘電体層20の膜厚を制御良く薄く形成する事が出来る。

[0025]

また、バインダ層31を構成する樹脂の導電率の周波数依存性について、有機樹脂、導 電性高分子、有機無機ハイブリッド樹脂のいずれの場合も、顕著な周波数依存性を示し、 特に高周波領域で導電率が小さくなる。しかしながら、金属や金属酸化物の導体ナノ粒子 の導電率が数十万S/cm程度でかつ周波数依存性もほとんど無いので、バインダ層31 と導体ナノ粒子32を相互に均一に分散させて導電体層30とすることで導電体層30は 広い周波数領域にわたって、ほぼ一定の高い導電率を維持する事が出来る。

[0026]



[0027]

「構造〕

図1を参照すると、本発明による伝送線路型素子の一例としてマイクロストリップ線路が示されている。図2は、図1の断面図である。

[0028]

第1の電極層10上に誘電体層20を介して導電体層30と第2の電極層40が配置されて、マイクロストリップ線路構造を形成している。導電体層30は、有機樹脂、導電性高分子あるいは有機無機ハイブリッド樹脂からなるバインダ層31と、バインダ層31と相互に均一に分散させた導体ナノ粒子32とから成っている。

[0029]

第1の電極層 10は酸化あるいは窒化あるいは酸窒化後の比誘電率の高い材料が良く、例えばチタン、タンタル、クロム、ニオブなど、特に酸化あるいは窒化あるいは酸窒化後の比誘電率が 10以上の材料が好適である。第1の電極層 10の厚さには特に制限は無いが、本発明による素子をプリント基板に内蔵する場合は第1の電極層 10の厚さは 10μ mから 100μ m程度が好適である。

[0030]

誘電体層 2 0 は第1の電極層 1 0 を酸化または窒化あるいは酸窒化することで形成する。誘電体層 2 0 の膜厚は薄ければ薄いほどマイクロストリップ線路の特性インピーダンスが下がり、その結果、すぐれたデカップリング特性を実現できる。一方、誘電体層 2 0 の厚さはマイクロストリップ線路の耐電圧に影響し、薄すぎると耐電圧が低くなり短絡不良を発生する。よって、誘電体層 2 0 の厚さは 1 0 n m から 1 0 0 n m 程度が好適である。

[0031]

導電体層30はバインダ層31と導体ナノ粒子32からなり、バインダ層31は導体ナノ粒子32を膜として保持するために用いる。この時の導体ナノ粒子32は、バインダ層31の10重量%以上100重量%未満が好ましい。この範囲であれば、バインダ層31は良好な薄膜状態を保持し、かつバインダ層としての導電率が低下することは無い。また、上記組成範囲であれば、導電体層30の導電率を高い導電率のまま高周波領域まで維持できるので、バインダ層31の導電率は特に限定されないが、塗布などの方法で容易に形成可能な有機樹脂や導電性高分子や有機無機ハイブリッド樹脂が好適である。または、酸化または窒化あるいは酸窒化した有機樹脂や導電性高分子や有機無機ハイブリッド樹脂でも構わない。

[0032]

導電性高分子の具体例としては、ポリアセチレン、ポリフェニレン、ポリフェニレンビニレン、ポリアセン、ポリフェニレンアセチレン、ポリピロール、ポリアニリン、ポリチエニレンビニレン、ポリアズレン、ポリイソチアナフタレン、ポリチオフェンなどが良い

[0033]

また、有機無機ハイブリッド樹脂はポリシラン、有機シリコン化合物、有機チタン化合物、有機アルミニウム化合物などが良い。

[0034]

有機樹脂としてはアクリル樹脂、エポキシ樹脂、フェノール樹脂などが良い。

[0035]

本発明の伝送線路型素子が優れたデカップリング特性を実現する為には導電体層30の導電率に周波数依存性が少なく全周波数帯にわたって一定のものが好適である。

[0036]

導体ナノ粒子32は、直径が1nmから500nm程度の金属粒で、バインダ層31と相互に均一に分散できる特性が求められる。また、焼成時に全面で均一に凝縮し、第2の電極層40と共にマイクロストリップ線路を構成する電極の一部とならなければならない

。このような条件に適した材料例は、金、銀、銅、酸化銀、酸化銅、酸化スズ、酸化亜鉛、酸化インジウム、酸化バナジウム、酸化タングステン、酸化モリブデン、酸化ニオブ、酸化ロジウム、酸化オスミウム、酸化イリジウム、酸化デニウムのうちの少なくとも1つ、あるいはこれらのうち2組ないしはそれ以上の組み合わせの化合物である。なお、酸化銀、酸化銅などの金属酸化物はそのままでは絶縁体であるので、焼成時あるいは焼成後に還元処理を施して金属に戻す必要がある。

[0037]

第2の電極層40は金、銀、アルミニウムなど、単体で安定、あるいは表面が酸化や硫化をしてその後安定な材料が適当であるが、これに限る必要はない。また、導電体層30の焼成後の導電率が、金属の導電率とほぼ同等となる場合においては、第2の電極層40を形成しなくとも、本発明の効果を損なうものではない。

[0038]

第1の電極層10から第2の電極層40までを形成後、本発明による素子を積層プリント基板に内蔵することが出来る。

[0039]

これまでの説明で明らかなように、本発明による素子は第1の電極層10上にマイクロストリップ線路を形成している。そこで、本発明による素子の第1の電極層10を積層プリント基板内のある1層の配線層として、積層プリント基板内に作り込むことが出来る。マイクロストリップラインの両端を入力端子及び出力端子とするので、例えばLSIの電源端子のデカップリング用途で使用する場合、一方のマイクロストリップ線路端とLSIの電源端子をビアなどで接続し、他方のマイクロストリップ線路端に電源配線を接続する。こうすることで積層プリント基板内に本発明による素子を組みこむことが出来、これまでプリント基板上に多数実装していたコンデンサなどのデカップリング素子を実装する必要が無くなる。その結果、コンデンサなどのデカップリング素子相当分のコスト削減が可能となることのみならず、プリント基板上のレイアウトが格段にやりやすくなるという利点を得ることが出来る。

[0040]

また、LSIなどノイズ発生源の直下のプリント基板内に本発明による素子を配置することが可能となり、ノイズ発生源からデカップリング素子まで配線を引き回す必要が無くなる。その結果、引き回し配線からノイズが漏れることも無くなるので、効果的なデカップリングが可能となるという利点もある。

[0041]

更に、従来のコンデンサなど表面実装型のデカップリング素子では、実装の為のリード線や電極が必ず必要であり、このリード線や電極の持つ寄生インダクタンスがデカップリング素子の高周波特性を劣化させていた。しかしながら、プリント基板に本発明による素子を内蔵することで、デカップリング素子にリード線や電極をつける必要が無くなり、寄生インダクタンスの影響を無くすことが出来る。その結果として、GHzを越える高周波領域まで優れたデカップリング特性を実現することが出来る。

[0042]


[作製法]

次に、図3を参照して第1の実施の形態のマイクロストリップ線路の作製方法を説明する。図3はマイクロストリップ線路の作製過程をそのプロセス順に示した断面図である。

[0043]

始めに、図示していないが、導電体層 3 0 を形成する混合物を作成する。この混合物はバインダ層 3 1 の材料である、有機樹脂、あるいは導電性高分子あるいは有機無機ハイブリッド樹脂と導体ナノ粒子 3 2 を相互に分散させることにより形成する。分散の方法は超音波分散や 3 本ロールミル分散など、特にその手法は問わないが、バインダと導体ナノ粒子 3 2 を十分均一に分散しておく。ここで、分散が不十分であると、均一な導電体層 3 0 を形成することが出来ない。

[0044]



[0045]

導電体層 3 0 を形成すると同時に導電体層 3 0 と接している第 1 の電極層 1 0 の表面を、酸化または窒化あるいは酸窒化させ、誘電体層 2 0 を形成する。導電体層 3 0 が第 1 の電極層 1 0 上に形成されている為、第 1 の電極層 1 0 の表面には十分な酸素分子あるいは窒素分子が供給されない。その結果として、酸化または窒化あるいは酸窒化はゆっくりと進み、得られる誘電体層 2 0 の膜厚を薄く制御することが出来る。このとき、バインダ層 3 1 はその構成物の一部が酸化または窒化あるいは酸窒化しても良い。この時焼成する温度は、2 5 0 ℃以上6 0 0 ℃以下が好ましい。2 5 0 ℃未満の温度では、第 1 の電極層 1 0 の表面に誘電体層 2 0 が部分的にしか形成されず完全な膜とならない。一方、6 0 0 ℃以上の温度では、第 1 の電極層 1 0 の表面に形成される誘電体層 2 0 の膜厚が 1 0 0 n m よりも厚くなりすぎて誘電体層 2 0 の静電容量が小さくなってしまう。逆に、6 0 0 ℃以上の焼成温度で形成される誘電体層 2 0 の厚みを所望の厚みに維持しようとして導電体層 3 0 を厚くすると、導電体層 3 0 の導電率が小さくなってしまう。このように、上記方法によれば、誘電体層 2 0 の形成を導電体層 3 0 の形成と同時に行うことができるので工程・コスト削減など産業上有益である。

[0046]

その後、導電体層30上に第2の電極層40として金属層を真空蒸着法、スパッタ法、メッキ法などで形成する。あるいは、銀ペーストなどの導電性ペーストを塗布しても良い

[0047]

本発明による素子をデカップリング素子として使用する場合、導電体層 30 と第 20 の電極層 40 には直流電流を流すことになる。このことを考慮すると、導電体層 30 と第 20 電極層 40 の厚さは、その合成抵抗が数m Ω となるような厚さにすべきである。一例として、導電体層 30 は 0. 5 μ m で 第 20 電極層 40 は 10 μ m 程度である。

[0048]

第2の電極層40を形成後、メタルマスク、フォトマスクなどでパターニングを行い、 エッチングによる不要部分の除去を行い、所望のストリップ線路形状を形成する。

[0049]

次に、図4を参照して本発明の第2の実施の形態を説明する。第2の実施の形態は半導体基板上に本発明による素子を形成したものである。

[0050]

図4は本発明の第2の実施の形態による素子の断面図である。半導体基板50上に第1の電極層60と誘電体層70と導電体層80と第2の電極層90とが積層されている。導電体層80は導電性高分子あるいは有機無機ハイブリッド樹脂からなるバインダ層81とバインダ層内に均一に分散させられた導体ナノ粒子82とから成っている。

[0051]

半導体基板50はシリコン、ガリウムヒ素など、現在一般的に使われている半導体ウエハのみならず、シリコンゲルマニウム、インジウムリン、窒化ガリウム、炭化シリコンなどその他の半導体ウエハでも問題ないことは言うまでもない。この半導体基板50上に第1の電極層60として白金、金、チタン、タングステンなど、単体で安定な金属の単層膜あるいはその積層膜を真空蒸着法、スパッタ法などにより形成する。

[0052]

その後、誘電体層 $7.0 \, \text{eCVD}$ 法、スパッタ法などにより形成する。形成する誘電体層 $7.0 \, \text{tow}$ 化シリコン、窒化シリコン、酸窒化シリコン、STO (SrTiO3)、BST (BaSrTiO3)、PZT (PbZrTiO3) などである。しかし、これらの材料 に限らず、できるだけ高い比誘電率を持つ材料が望ましく、またその厚さは数 n m から $1.0 \, \text{on}$ m程度がよい。また、誘電体層 $1.0 \, \text{on}$ の形成方法も CVD法、スパッタ法に限るものではなく、誘電体薄膜を形成できる方法であれば他の方法でも構わない。

[0053]

その後、導電体層80をスピンコートにより塗布し、焼成して形成する。導電体層80はバインダ層81と導体ナノ粒子82からなる。

[0054]

その後、フォトリングラフィープロセス、ドライエッチングプロセス、ウェットエッチングプロセス、ミリングプロセスなどを利用し、誘電体層70及び導電体層80を所望のストリップ線路構造にパターンニングする。

[0055]

パターンニング後、導電体層80上に第2の電極層90として白金、金、銀、銅、アルミニウム、チタン、タングステンなど、単体で安定あるいは表面が酸化や硫化後に安定な金属の単層膜あるいはその積層膜を真空蒸着法、スパッタ法、メッキ法などで形成する。

[0056]

本発明による素子をデカップリング素子として使用する場合、導電体層 80 と第 2 の電極層 90 には直流電流を流すことになる。このことを考慮すると、導電体層 80 と第 2 の電極層 90 の厚さは、その合成抵抗が数 m Ω となるような厚さにすべきである。

[0057]

[実施例]

次に、図3を参照して第1の実施の形態による素子の作製方法を具体的な実施例で説明 する。

[0058]

始めに、図示していないが、導電体層30を形成する混合物を作成する。この混合物はバインダ層31の材料であるシリコーンB8248(東芝シリコーン社製)7重量部と酸化スズナノ粒子32(三菱マテリアル社製)65重量部及びガラス微粒子28重量部を相互に分散させることにより形成する。分散は3本ロールミルを用いて行った。

[0059]

次に、チタン箔から成る第1の電極層10の上に導電体層30をバーコートにより塗布し、その後500℃で焼成して導電体層30を形成すると同時に導電体層30と接している第1の電極層10であるチタン箔の表面を酸化させ、誘電体層20を形成した。このとき導電体層30の膜厚は0.5 μ mであった。

[0060]

その後、導電体層 3 0 上に金を真空蒸着して、第 2 の電極層 4 0 を形成した。この時、第 2 の電極層 4 0 の膜厚は 1 0 μ m程度で、大きさは 1×3 0 mmであった。

[0061]

作製した素子をコンデンサとして評価すると静電容量は2μFであった。

[0062]

以上のようにして作製したマイクロストリップ線路のSパラメータをネットワークアナライザにより評価したところ、S21は1MHzで-51dB、10MHzで-91dB、100MHz以上では-110dB以下であった。-110dBという値は測定器の測定限界以下であり、実際には-110dBよりも小さいが正確な値を評価することが出来なかった。

[0063]

次に、図4を参照して第2の実施の形態による素子の作製方法を具体的な実施例を用いて説明する。

[0064]

シリコン基板50上に金から成る第1の電極層60とSTOからなる誘電体層70と導電体層80と金からなる第2の電極層90とが積層されている。導電体層80は第1の実施の形態における導電体層30と同じ材料である。

[0065]

シリコン基板50上に第1の電極層60として金を真空蒸着法により形成した。その後、誘電体層70としてSTOをスパッタ法により10nmの膜を形成した。その後、導電

体層 8 0 をスピンコートにより塗布し、焼成して形成した。導電体層 8 0 上に第 2 の電極層 9 0 として金を真空蒸着法で形成した。

[0066]

その後、誘電体層 70 及び導電体層 80 を所望のストリップ線路構造にフォトリソグラフィープロセス、ドライエッチングプロセスにより 10μ m× 300μ mにパターンニングした。

[0067]

作製した素子をコンデンサとして評価すると静電容量は1nFであった。

【図面の簡単な説明】

[0068]


- 【図1】本発明の第1の実施の形態による素子を示す斜視図である。
- 【図2】図1に示された素子の断面図である。
- 【図3】本発明の第1の実施の形態による素子の作製過程を示す工程図である。
- 【図4】本発明の第2の実施の形態による素子の断面図である。

【符号の説明】


[0069]

- 10、60 第1の電極層
- 20、70 誘電体層
- 30、80 導電体層
- 31、81 バインダ層
- 32、82 導体ナノ粒子層
- 40、90 第2の電極層
- 50 半導体基板


【書類名】図面 【図1】








【図3】





【書類名】要約書

【要約】

数十kHzから数GHz程度までの広帯域にわたって優れたデカップリング特 【課題】 性を持つ伝送線路型素子の構造及びその作製方法を提供する。

基板となる金属で構成される第1の電極層10の上に、第1の電極層10 を酸化または窒化または酸窒化して形成される誘電体層20と、誘電体層20上に形成さ れる導電体層30と、導電体層30の上に形成される第2の電極層40を形成し、マイク ロストリップ線路素子を構成する。導電体層30は、少なくとも導体ナノ粒子32とバイ ンダ樹脂31とから成る。

【選択図】

図 2

特願2004-069120

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 [変更理由] 住 所

氏 名

1990年 8月29日

新規登録

東京都港区芝五丁目7番1号

日本電気株式会社

特願2004-069120

出願人履歴情報

識別番号

[591167430]

1. 変更年月日

2003年 8月 6日

[変更理由]

名称変更 住所変更

住 所

京都府京都市下京区中堂寺南町134番地

氏 名

株式会社KRI